英特爾、臺積電以及IBM三家企業(yè)在邏輯LSI的微細化方面處于領(lǐng)先地位。這三家企業(yè)在最尖端工藝——16/14nm技術(shù)上存在哪些戰(zhàn)略差異呢？
在2015年1月30日于東京舉行的研討會——SPI論壇“三維工藝的障礙與解決方案”(主辦：日本Semiconductor Portal公司)上，東京大學(xué)生產(chǎn)技術(shù)研究所的教授平本俊郎登臺發(fā)表了演講。他以“從2014 IEDM看16/14nm FinFET技術(shù)的最新趨勢”為題，圍繞各企業(yè)在半導(dǎo)體元件相關(guān)國際學(xué)會上發(fā)表的內(nèi)容，介紹了尖端CMOS技術(shù)的趨勢。
平本首先指出，尖端CMOS技術(shù)開發(fā)已從22/20nm工藝過渡至16/14nm工藝，采用塊硅基板的平面構(gòu)造MOSFET(平面塊體MOSFET)隨之完全銷聲匿跡。原因是平面塊體MOSFET很難充分減輕短通道效應(yīng)及不穩(wěn)定現(xiàn)象。
這樣一來，16/14nm工藝便形成了采用塊硅基板的FinFET(塊體FinFET)、采用SOI(silicon on insulator)基板的FinFET(SOI FinFET)、采用SOI基板的平面構(gòu)造全耗盡型晶體管(FDSOI)三足鼎立的局面。選擇其中的哪一種“取決于各公司的戰(zhàn)略，但主流肯定是塊體 FinFET”。
在2014年12月舉行的“2014年IEEE電子器件國際會議(IEDM 2014)”上，英特爾、臺積電及IBM就16/14nm工藝技術(shù)展開了較量。這一技術(shù)在邏輯LSI領(lǐng)域相當(dāng)于最尖端工藝，部分產(chǎn)品已開始量產(chǎn)。
英特爾堅持摩爾定律
首先是英特爾。該公司發(fā)布的是14nm工藝塊體FinFET技術(shù)，這是繼22nm工藝之后的第2代FinFET技術(shù)。英特爾使用自對準(zhǔn)(self- align)方式雙重曝光技術(shù)，實現(xiàn)了Fin間距為42nm、柵極間距為70nm、金屬(M2)間距為52nm的“極為細密的圖案。在14nm工藝中實現(xiàn) 這么小的數(shù)值，很了不起”。
第2代FinFET與第1代相比，通過減小Fin寬度并增加高度，在微細化的同時兼顧了電流驅(qū)動力的改善。柵極長度約為20nm。其另一個特點是，為了減小布線延遲，在層間絕緣膜中導(dǎo)入了氣隙。
一般來說，F(xiàn)inFET即便不在通道中添加雜質(zhì)，也可調(diào)整閾值電壓，因此對不穩(wěn)定的耐受能力很強。但實際上，英特爾通過摻雜調(diào)整了閾值電壓。對Fin實施了固體源極(solid-state)摻雜。即便如此，閾值電壓的不穩(wěn)定現(xiàn)象仍然少于22nm工藝。
據(jù)平本介紹，值得關(guān)注的另一點是，英特爾此次使用了與以前不同的指標(biāo)來表示FinFET的電流驅(qū)動力(漏極電流)。發(fā)布22nm工藝技術(shù)時，該公司給出了 以Fin周長來進行歸一化的漏極電流，而此次則利用Fin的布局寬度進行歸一化。因此，電流驅(qū)動力很難與以前的工藝簡單比較。
臺積電未透露細節(jié)
臺積電發(fā)布了16nm工藝塊體FinFET技術(shù)。該公司在16nm工藝中首次采用了FinFET，此次發(fā)布的是其中的第2代工藝技術(shù)。該公司已開始進行16nm工藝技術(shù)的試產(chǎn)。
臺積電的16nm技術(shù)采用側(cè)壁工藝形成Fin間距為48nm、柵極間距為90nm的微細圖案。柵極長度“估計為25nm左右，可能沒有(像英特爾那樣)微細化至20nm”。臺積電的論文“并未紹特性改善理由等詳情，其內(nèi)容讓閱讀的人感覺有點失望”。
與采用塊體FinFET的英特爾和臺積電不同，IBM發(fā)布了采用SOI FinFET的14nm工藝技術(shù)。利用側(cè)壁工藝實現(xiàn)了Fin間距42nm及柵極間距80nm等。這項技術(shù)的另一個特點是，混載存儲器采用DRAM而不是 SRAM，實現(xiàn)了0.0174μm2的極小單元面積。
與成本相比，IBM更重視性能
采用SOI基板的話，“基板成本會比塊硅基板高出數(shù)倍，但從制造工藝來看，可輕松形成Fin，而且性能上也有優(yōu)勢，那就是可以消除Fin正下方的寄生容 量”。IBM認為，提高Fin的高度之后，就會與耗電量發(fā)生此消彼長的關(guān)系，因此該公司“采用了與英特爾不同的優(yōu)化方法，比如將Fin的高度設(shè)置比較 低”。
據(jù)平本介紹，IBM的14nm工藝技術(shù)組合使用兩種柵極工作函數(shù)和摻雜工藝，在很大范圍內(nèi)調(diào)整了閾值電壓，這也是其特點之一。區(qū)分使用兩種柵極工作函數(shù)的方法在技術(shù)上“很難實現(xiàn)”。
基于上述三家公司發(fā)布的內(nèi)容，平本表示，在16/14nm之后的工藝技術(shù)中，現(xiàn)行的“雙柵極構(gòu)造是否會進化為(用柵極電極全方位包圍通道的)柵極環(huán)繞 (Gate-All-Around)構(gòu)造尚不明朗。目前還有一個方向是通過增加Fin高度來獲得W(實效柵極寬度)，10nm以后工藝的動向值得關(guān)注”。
京公網(wǎng)安備 11010502049343號