《企業(yè)網(wǎng)D1Net》10月11日（北京）

據(jù)企業(yè)網(wǎng)D1Net記者了解，利用Speedcore IP產(chǎn)品，客戶可以針對(duì)其應(yīng)用來定制最佳的芯片面積、功耗和資源配置?？蛻艨梢酝ㄟ^定義查找表(LUT)、嵌入式存儲(chǔ)器以及DSP的數(shù)量。此外，客戶可以定義Speedcore的寬高比、輸入輸出(IO)端口的連接，還可以在功耗和性能之間進(jìn)行權(quán)衡。Achronix提供了Speedcore IP產(chǎn)品的GDS II文件，客戶可直接將其集成至自己的SoC中;Achronix還提供了其ACE設(shè)計(jì)工具的一個(gè)定制化的全功能版本，客戶可用來對(duì)Speedcore eFPGA的功能進(jìn)行設(shè)計(jì)、驗(yàn)證和編程。

Speedcore：最佳硬件加速器

在當(dāng)前新IT環(huán)境下，數(shù)據(jù)中心和企業(yè)中的計(jì)算與通信基礎(chǔ)設(shè)施在指數(shù)級(jí)數(shù)據(jù)增長(zhǎng)速率、不斷變化的安全和軟件虛擬化要求面前，很難再保持同步。傳統(tǒng)的多核CPU和SoC需要可編程硬件加速器來預(yù)處理和卸載數(shù)據(jù)，從而提升其計(jì)算性能。

FPGA則是目前被認(rèn)為的最佳硬件加速器解決方案，因?yàn)殡S著算法的不斷變化，加速器需要不斷用新的功能來實(shí)現(xiàn)更新。對(duì)于低至中容量應(yīng)用，獨(dú)立的FPGA芯片是一種方便且實(shí)際的解決方案;然而，對(duì)于高容量應(yīng)用，Speedcore則是最佳解決方案，其優(yōu)勢(shì)顯著：包括更低的功耗以及更高的接口性能，更低的系統(tǒng)成本等。

在功耗方面，Speedcore以內(nèi)部連線方式直接連接至SoC，從而省去了在外置獨(dú)立FPGA中可見的大型可編程輸入輸出緩沖(IO buffer)?？删幊梯斎胼敵鲭娐返墓恼紦?jù)了獨(dú)立FPGA總功耗的一半。Speedcore的芯片面積可以根據(jù)客戶最終應(yīng)用的需求而定制。而且，為了更低的功耗，客戶可以調(diào)整工藝技術(shù)來實(shí)現(xiàn)性能的平衡。

在接口性能方面，相比獨(dú)立的FPGA芯片接口，Speedcore IP 的接口延遲更低、性能更高。Speedcore通過一個(gè)超寬的并行接口連接至ASIC，而獨(dú)立的FPGA通常通過一個(gè)高延遲的串行器/解串器(SerDes)架構(gòu)進(jìn)行連接。

在系統(tǒng)成本方面，因?yàn)槭∪チ丝删幊梯斎胼敵鼍彌_(IO buffer)架構(gòu)，Speedcore的芯片面積比獨(dú)立的FPGA小得多。且由于FPGA擁有較高的引腳數(shù)，為了支持這些引腳的扇出，PCB需要較多的層數(shù)，采用Speedcore IP可以避免這個(gè)問題。另外，Speedcore省去了對(duì)獨(dú)立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調(diào)節(jié)器、時(shí)鐘發(fā)生器、電平位移器、無源元件和FPGA冷卻器件。

此外，Speedcore IP還擁有更高的系統(tǒng)可靠性和良品率，通過 將FPGA的功能集成至一片ASIC中，可消除在印制電路板上放置一顆獨(dú)立的FPGA所造成的可靠性和良率損失。

因此，Achronix Semiconductor董事長(zhǎng)兼首席執(zhí)行官Robert Blake先生說：“Achronix是第一家提供帶有嵌入式系統(tǒng)級(jí)別IP的高密度FPGA的供應(yīng)商。我們正在使用相同的、經(jīng)過驗(yàn)證的技術(shù)向客戶提供我們的eFPGA產(chǎn)品，這些客戶都希望將ASIC設(shè)計(jì)的各種高效能和eFPGA可編程硬件加速器的靈活性結(jié)合在同一款芯片中。FPGA作為IP集成到SOC芯片中會(huì)有很多內(nèi)在的優(yōu)勢(shì)，長(zhǎng)期以來，設(shè)計(jì)人員一直在尋找嵌入式FPGA用于眾多不同的高性能應(yīng)用。”