一位華為的資深科學(xué)家表示，華為和Altera將推出整合 FPGA 和有眾多I/O介面的記憶體的2.5D矽基封裝晶片，旨在突破通訊設(shè)備中的記憶體頻寬的極限。這項技術(shù)雖然面臨巨大的挑戰(zhàn)，但該技術(shù)對于網(wǎng)路應(yīng)用來說非常關(guān)鍵。
據(jù)說僅花了三個月時間就研發(fā)出來的新晶片，將大幅地減少板上空間并提升性能。“2.5D的矽中介層(interposer)看上去最適合于網(wǎng)路公司的應(yīng)用，事實上，這是非常艱鉅的任務(wù)，” 華為美國研發(fā)中心資深封裝技術(shù)科學(xué)家Anwar A. Mohammed說。
一年前，賽靈思宣布了在2.5D矽基板上至今仍然是采用了多晶圓封裝的最密集的FPGA晶片。當(dāng)時賽靈思談到網(wǎng)路公司對于該技術(shù)表示了很大的興趣，計劃將來把FPGA和記憶體整合到一起。
華為花了一年多時間，用了九種方法來評估，最終選擇采用2.5 D矽基封裝。除了Altera，華為還與Tezzaron、eSilicon和新加坡微電子學(xué)院來研究這個專案。
新的2.5 D的晶片將取代10至20個DDR 記憶體晶片和一個目前華為系統(tǒng)設(shè)備中用到的ASIC晶片，節(jié)省近18%的板上空間，每瓦頻寬則增加了三倍。這款多I/O元件將支持128-bit通道，F(xiàn)PGA晶片將包括了華為的邏輯、PCI-e模組和至少三到3 Gbit/s的SerDes連結(jié)。
“我們的線卡大小是不變的，但你要放越來越多的功能進(jìn)去，所以2.5 D晶片將是非常強大的工具，” Mohammed在一次演講中表示，“當(dāng)我們把更多的功能整合進(jìn)去的時候，還會有更多潛在的成本縮減，即將在剛最初采用它時會貴很多。”
通訊公司現(xiàn)在依賴更快的SerDes來把資料傳遞到記憶體，但SerDes的增益比最新的處理技術(shù)來得相對要慢很多。“傳統(tǒng)解決方案已經(jīng)不再有效了，”Mohammed說。
華為及其夥伴在解決2.5 D晶片的可靠性方面還有很多很多的挑戰(zhàn)。 矽基現(xiàn)在還非常地昂貴，低成本的玻璃和有機材料現(xiàn)在還未能實用。工程師找不到已知的好的晶圓、2.5 D的CAD工具，足夠的可靠性資料，以及在測試、復(fù)用和熱處理方面的戰(zhàn)略。
除此之外，2.5D晶片的供應(yīng)鏈還不成熟，缺少足夠的候選方案。投資回報的計算也還很不清晰。
“還有很多的未知數(shù)，如果這項技術(shù)不能成功的話，它完全不令人驚訝。”Mohammed說，他們需要更多的預(yù)先的研究。“我們要共用思想，以保證技術(shù)能夠成本。”
2.5D晶片的方法目前被看成是全3D堆疊和矽過孔技術(shù)的一種過渡。兩周前分析師認(rèn)為華為會減少采用FPGA的設(shè)計的說法導(dǎo)致了Altera的股價下跌。
京公網(wǎng)安備 11010502049343號