臺灣半導(dǎo)體行業(yè)協(xié)會執(zhí)行董事Nicky Lu認為“虛擬”摩爾定律時代即將到來，從而使芯片行業(yè)重新回歸健康的增長與盈利軌道。

　　Nicky Lu

“半導(dǎo)體行業(yè)將再度迎來另外三十年增長周期，”Lu在接受采訪時預(yù)測稱。“我們將親眼目睹‘實質(zhì)性’1納米制程工藝的出現(xiàn)，這意味著摩爾定律將以‘虛擬’形式存在。”

半導(dǎo)體行業(yè)確實需要一場巨大變革以實現(xiàn)持續(xù)發(fā)展。從1995年到2008年，半導(dǎo)體領(lǐng)域年均復(fù)合增長率達到7%，而總體投資者回報則為股市平均水平的近三倍。然而，如今的形勢則出現(xiàn)了巨大逆轉(zhuǎn)。

盡管仍有部分半導(dǎo)體廠商繼續(xù)蓬勃發(fā)展并得以兼并規(guī)模較小的競爭對手，但這一市場的整體增長與營收水平確實開始不斷下滑。

半導(dǎo)體行業(yè)如果能夠?qū)崿F(xiàn)1納米制程水平，則可突破每年4000億美元的營收壁壘，順利實現(xiàn)1萬億美元的發(fā)展前景，Nicky Lu表示。在今年11月7日將于日本富山市召開的IEEE亞洲固態(tài)電路大會上，他將發(fā)表一篇題為《全新硅通道》的論文，并在其中概述傳統(tǒng)純屬縮放芯片技術(shù)的局限性以及如何向新一代方案進行過渡。

有證據(jù)表明，目前線性縮放機制已經(jīng)達到其物理極限。“有從業(yè)者指出，他們正在努力實現(xiàn)10納米級別制程工藝模型，但其中已經(jīng)無法提供任何線性活動空間，”Lu解釋稱。

脫離平面

正因為如此，技術(shù)開發(fā)工作已經(jīng)開始向非線性方向邁進。2011年，英特爾公司公布了其三柵極技術(shù)，即能夠?qū)⒐杈w管由平面構(gòu)造發(fā)展為三維構(gòu)造。利用3D架構(gòu)，以0.85作為等比例系數(shù)進行縮放，即可讓晶體管密度實現(xiàn)平面架構(gòu)中的0.5系數(shù)縮放效果，Lu表示。

其它廠商也紛紛跟隨這一發(fā)展潮流。東芝公司構(gòu)建起48層3D NAND，這款記憶體被應(yīng)用于蘋果的iPhone 7手機當(dāng)中。三星方面對思路更進一步加以拓展，打造出64層閃存存儲設(shè)備。雖然其制程技術(shù)水平僅為32納米，但其實際存儲密度已經(jīng)基本相當(dāng)于13納米水平，Lu指出。

“現(xiàn)在我們已經(jīng)邁進了芯片2.0的時代，架構(gòu)中開始采用垂直晶體管，而縮放系數(shù)也在0.8到0.85之間，”Lu解釋稱。“芯片3.0則很可能以3D的形式存在。我們將見證越來越多廠商走上這一發(fā)展方向。”

根據(jù)Lu提出的理論以及論文中的表述，芯片4.0將帶來更大的飛躍。4.0時代立足于3.0一代的現(xiàn)有優(yōu)勢，同時以此為基礎(chǔ)建立更多新型應(yīng)用方式，例如增加現(xiàn)實、虛擬現(xiàn)實以及機器智能等，他表示。Lu將發(fā)展階段中的下一個閾值稱為異質(zhì)集成，具體醚講就是利用諸如集成扇出(簡稱InFO)等手段將硅與非硅材料加以整合。

展望InFO以及更遙遠的未來

InFO是一種封裝技術(shù)，由臺灣半導(dǎo)體制造有限公司(簡稱TSMC)開發(fā)，旨在將接合焊盤放置在芯片邊緣，其不再需要與襯底進行互連。InFO能夠?qū)⒎庋b厚度減少20%，提升20%速度水平且令發(fā)熱量改善10%。

英飛凌公司于2008年以該技術(shù)為基礎(chǔ)開發(fā)出嵌入式晶片級球柵陣列(簡稱eWLB)，旨在進一步降低成本及封裝厚度，同時提升元器件集成度水平。然而，產(chǎn)量問題妨礙了這項新技術(shù)的實際采用，直到臺積電(TSMC)方面成功實現(xiàn)InFO商業(yè)化。

“這套新型InFO架構(gòu)真正將異質(zhì)集成引向了芯片4.0時代，”Lu表示。“另一大創(chuàng)新則在于利用TIV實現(xiàn)互連，其類似于設(shè)立一條管芯并借此與外部相連。如此一來，大家即可擁有橫向與垂直連接能力，且其直通芯片內(nèi)與芯片外。這一點正是異質(zhì)集成的關(guān)鍵所在。過去，我們無法實現(xiàn)TIV，因為當(dāng)時尚不存在InFO技術(shù)。”

根據(jù)Lu的解釋，利用InFO，芯片將能夠直接與多種組件進行連通，其中包括透鏡、傳感器或者致動器等——相比之下，目前這些部件尚需要內(nèi)置于系統(tǒng)內(nèi)，而無法實現(xiàn)小型化。

“這就是利用InFO實現(xiàn)的硅材質(zhì)與非硅材質(zhì)異質(zhì)集成方案，”Lu指出。“目前的這些部件全部被印刷在電路板之上，這會造成嚴(yán)重的能源浪費。我們距離最佳功耗水平仍有五個量級的道路要走。”

而在Lu看來，這也正是代工廠商、芯片設(shè)計師與系統(tǒng)廠商間巨大的新型合作潛力所在。芯片目前的產(chǎn)業(yè)整體規(guī)模為3000億美元，但消費級電子產(chǎn)品則擁有高達1.6萬億美元的自身體量，他表示。

系統(tǒng)制造商將需要異質(zhì)集成方案以創(chuàng)建更為袖珍的設(shè)備，同時保證其擁有更低功耗水平，Lu進一步補充稱。

“這些新技術(shù)需要以非常順利的過渡流程進行引入，畢竟我們距離摩爾定律的徹底失效只剩兩代產(chǎn)品的時間，”Lu表示。“三柵極、3D NAND以及InFO技術(shù)都獲得了相當(dāng)順利的發(fā)展態(tài)勢。未來，芯片制程將縮小至5納米水平，而其性能則與1納米平面架構(gòu)相當(dāng)。”