多插槽、多核心CPU方案對于基礎功能體系的要求正逐步提升：它們處理能力強勁、食量驚人，因此需要通過CPU-內存通道從DRAM、也就是服務器內存當中汲取更多可資處理的數據。
此類訪問的完成周期屬于納秒級別，也就是一秒鐘的十億分之一。除了內存之外，從其它渠道獲取數據——例如PCIe服務器閃存卡、直接接入服務器的SSD或者配套網絡陣列及磁盤驅動器等——在時耗方面要長得多，這就意味著計算核心需要中止運作、進入閑置并等等所需要的處理數據。
在現代制造體系當中，數十年來的規模化生產、準時交付與以訂單為基礎的構建經驗意味著任何工廠環境的裝配流程都需要以全部必要組件為核心要素、在設計中保障隨時可用特性。整套制造流程的核心思路在于裝配線運作不停、允許多條線程同步推進，而且物流機制需要保持負載均衡并以正確的速度向生產流程內的裝配點交付正確數量的產品組件。
服務器就像是一座數據處理工廠，而且從宏觀角度來看，其整體架構在于不斷將數據提供給計算機制。而在數據向計算傳輸的流程中將涉及一系列具體階段，其中包括將數據由磁盤或者傳感器傳輸至服務器內存、隨后再交付至CPU核心。我們還經常利用高速緩存機制實現數據傳輸提速，即將來自低速來源的數據利用內存進行預緩沖。
不過服務器計算效率已經迎來了飛躍式發展，新一代處理、服務器虛擬化以及當下迅猛發展的容器化機制使得服務器設備能夠運行更多應用程序——這意味著計算核心需要以更高實時水平獲取更多待處理數據，且每一個具體計算周期皆遵循此理。
一臺包含雙插槽、每插槽八計算核心的服務器所能完成的數據處理規模通常高于其內存及下流存儲基礎設施在任何情況下所能交付的數據總量。
閃存存儲機制能夠在各個階段顯著提升數據IO速度，這使得下游存儲基礎設施擁有了為計算體系提供必要數據傳輸能力的可能性——包括在網絡陣列中利用SSD替代磁盤驅動器、將閃存緩存加入陣列控制器、將SSD引入服務器配備的直連存儲(簡稱DAS)接口以及利用承載于PCIe閃存卡之上的閃存存儲資源提供遠高于服務器DAS基礎設施中SATA或者SAS連接SSD的速度表現。
配備DRAM與PCIe閃存的服務器設計方案
即使如此我們仍然無法徹底擺脫數據傳輸能力這一瓶頸，因為PCIe卡與面向DRAM的內存總線之間存在一套數據轉換協議，而這大大降低了其實際交付速度。如果我們能夠將閃存資源直接接入內存總線，從而使其與DRAM芯片擁有同樣的DIMM——即雙列直插內存模塊——訪問能力，結果又將如何?
內存訪問延遲——納秒級——即一秒的十億分之一。
磁盤訪問延遲——毫秒級——即一秒的千分之一。
PCIe閃存訪問延遲——微秒級——即一秒的百萬分之一。
Flash DIMM訪問延遲——據稱較PCIe閃存低80%。
來自加拿大的Diablo Technologies公司已經利用其內存通道存儲(簡稱MCS)技術實現了上述目標，并與閃存芯片及SSD供應商SanDisk建立起合作關系，由后者以OEM方式將ULLtraDIMM技術產品銷售給華為、聯想以及Supermicro等企業客戶。
配備DIMM內存總線訪問機制的閃存方案
內存通道利用并發式訪問機制增加數據的訪問速度。
Diablo對15%比例的讀取/寫入速率進行了測試，并發現PCIe閃存的平均寫入延遲水平在105微秒，而其MCS閃存的平均寫入延遲水平為29毫秒——這意味著前者的性能指標比后者高出3.6倍。
在MCS項目當中，閃存DIMM與DRAM一樣存在于同一套整體內存空間當中。目前基于MCS的產品普遍使用DDR3接口，即第三類或者第三代雙倍數據速率DDR技術。這套方案能夠帶來雙倍于前代DDR2技術規格的數據傳輸速度。
Diablo Technologies閃存方案示意圖
作為第四代DDR標準，DDR4再度將數據傳輸速率推向新的高點、具備雙倍于DDR3的模塊密度且對于運行電壓的要求低于DDR3。隨著技術的不斷發展，DDR4擁有將DDR3速度水平再度翻倍的潛在可能性。
Diablo公司表示，MCS技術非常適合處理虛擬SAN(即VSAN)工作負載：
消除對于外部存儲陣列的需求與依賴性。
為集群化節點提高理想的速度表現，同時不影響其高可用性水平。
能夠為高強度工作負載提供可預測的IOPS表現與延遲水平。
進一步縮小持久性閃存存儲與計算體系間的距離還能帶來其它諸多收益，例如減少系統中數據移動所造成的負載以降低能源消耗，但我們在這里主要以性能優勢作為主要考量對象。
為什么我們要著重強調閃存DIMM的重要意義?為什么不將一切數據存放在DRAM當中?理由很簡單，DRAM的制造成本較閃存更高，而且閃存所采用的NAND技術保證其具備非易失特性——即不同于DRAM，不會在斷電之后出現內容丟失的狀況。憶阻器技術同樣具備類似的非易失特性。
值得注意的是，以上思路并非將閃存作為惟一存儲機制，而只是在強調拉近非易失性存儲資源與計算間距離所帶來的好處。從理論層面講，任何非易失性記憶體都能夠以類似的方式接入DIMM——當然，前提是業務用例對此擁有足夠強烈的需求。惠普目前正在積極開發憶阻器技術，并將在未來提供基于DIMM的內存總線接口。
以ReRAM(即阻變存儲器)以及相變存儲器(簡稱PCM)為代表的憶阻器方案將成為即將到來的后NAND時代中值得高度重視的核心候選技術。根據預期，NAND單元將在達到12到15納米制程區間后無法進一步縮小。其后續技術成果需要為我們今后對于存儲容量及更高訪問速度需求提供切實可行的解決效果，因為很明顯CPU資源還將繼續保持發展態勢——例如配備更多計算核心——而服務器執行效率也將在容器化應用程序的帶動下迎來新一輪革命。
惠普提出的Nanostore技術概念
縮小閃存與計算間距離的趨勢只不過是長期演變歷程中的一次最新迭代，其核心訴求在于通過存儲與計算體系間的趨近關系減少由傳輸速寫為的性能損耗。惠普公司于兩年前首次提出Nanostore概念，旨在將NAND閃存集成到處理器芯片之上。
惠普實驗室還曾專門就這一概念發布過IEEE論文。
這篇論文的重點在于詳盡闡述了CPU計算資源的發展歷程。文中指出：“從歷史角度看，第一臺擁有萬億次級別計算能力的計算機(即每秒1012兆次或者統稱萬億次運算)出現于上世紀九十年代末。而本世紀初，第一臺千萬億次計算機的面世將性能水平提高了上千倍。預計未來百億億次計算機(每秒運算能力突破百億億次)將在這個十年結束之前出現。”
存儲業界正面臨著對于數據供給能力進一步提升的迫切需求，而這一切都是由計算能力的不斷提升所引發。雖然對于IT系統中低功耗水平與降低數據移動頻率的呼聲也值得重視，但性能表現仍然是當前技術業界所面臨的核心矛盾。要解決這一老大難難題，將存儲機制與計算體系緊密結合無疑算是最為明智的處理手段，其能夠有效降低計算機處理器核心在等待IO響應過程中浪費掉的時間。不過很明顯，這是一個將不斷重復出現在我們面前的難題，而Nanostore以及憶阻器技術將成為攻克下一輪性能瓶頸的最新嘗試。
京公網安備 11010502049343號