Carrizo是AMD的新一代高性能移動式加速處理器(APU)，包括4顆挖掘機 (XV)處理器核心和8顆Radeon GCN架構核心，采用28nm金屬柵極(HKMG)平面雙氧場 效應晶體管技術，以3 Vts薄氧化層設備和12層銅基鍍金為特色。這種28nm技術對之前壓路機 (SR)所使用的28nm技術專門對密度進行了增強，包括8個用于密度路由的1x金屬，用于 低延遲路由的2x和4x金屬各一個，以及2個用于配電的16x金屬。

Carrizo晶片面積為250.04mm2，與Kaveri APU(KV)封裝大小相近，晶體管數量(31億個)多29%。除了二級緩存，挖掘機在14.48 mm2面積內的晶體管總數從壓路機時期的8600萬個增至1.02億個。數量的增加主要歸功于IPC的改進，其中包括將每核心數據緩存從16K提高到 32K。

密度的加大可以把更多的空間分配給圖形、多媒體卸載以及把系統控制器集成在單一的BGA封裝。 圖形IP部分增加的空間，使得Carrizo可以添加具有完整異構系統架構能力的HSA兼容部分，多 媒體部分增加的空間添加了全新的高性能視頻解碼器，以及比Kaveri多一倍的視頻壓縮引擎。這 使得Carrizo可以對9路實時1080p視頻流進行轉碼，比Kaveri提升3.5倍。

Carrizo把8顆GCN架構核心移到了單獨的有條件供電區域，使得顯示核心可以在最佳電壓下運行，比擁有6顆GCN架構核心的Kaveri提升達到20%。挖掘機的設計采用 了高密度9軌標準單元庫，與AMD圖形知識產權庫更為一致。這使得Carrizo面積和功耗大大減少， 雖然仍采用28nm制程，卻類似于改進了制程。早期的實驗顯示，在不同設計的恒 定電壓下，面積平均減少約24%，頻率影響約為10%。在恒定功率下，頻率得到提升，是由于 設計功率的減少允許更高電壓。更小的挖掘機核心在與之前的核心消耗同樣電力的情況下存在熱量集中的問題。除了泄漏更低這一技術特點外，Carrizo還通過把核心布局在離晶片邊緣和高功 率密度區域更遠的位置來降低熱量密度。

二級緩存包含兩個6T的宏，采用了讀/寫協助技術來改善Vmin。兩個宏(Phase-bound wordline VS. Cycle-bound wordline)在調速上的時間性差異要求不同的寫協助技術。二級數 據宏把字線看做完整的循環，把亞速字線/字線啟動結合起來用于讀/寫協助。字線使用比VDD略 低的電壓進行第一階段的存取。這給予了半選定單元位線足夠的放電時間，在字線返回完整VDD 之前，降低易感性讀取干擾。

在訪問的第二階段，pFET下拉被關閉，使字線到達完整的VDD。字線返回VDD之后，一組16個字 線的共享功率頭被關閉，虛擬供應通過一個被當做電容器使用的nFET在VDD上方啟動。關閉 pFET頭會打開一個nFET以確保字線泄漏永遠會比VDD 下面的Vt更多。該電路可以通 過BOOSTEN 和WLUDCTL來配置，以允許下列任意組合：1)第一階段的減速，2)沒有減速的 第二階段推進，3)繼續減速，4)返回完整VDD。

由于標簽的鎖相字線沒有為半選定單元位線在協助技術開始前放電留出足夠的時間，所以二級標 簽宏把字線亞速/負位線結合起來用于協助技術。負位線電路使用單一的每個邏輯點 列上限而不是傳統的兩個上限。電容通過nFET傳輸門使用與控制寫驅動器的pFET上拉相同的信 號耦接至位線。該電路在位線完全落地，并經過自定時延遲調諧對準負位線后，驅動位線并對 NEGBLEN做出判斷提示。當對NEGBLEN做出判斷提示時，它會解除驅動nFET下拉門驅動和一 個OR門延遲之后的信號認定，通過一個nFET電容器驅動低于地面的位線。由于使用的兩種技術 將電壓擴展到VDD-VSS操作窗口之外，因此可以避免由于過電壓而對設備造成損壞。一種被稱為 superVminEnable的微碼可控信號會在高電壓時關閉輔助功能。

挖掘機支持AMD首次推出的自適應電壓頻率調節(AVFS)技術，這項技術與其他自適應電壓手 段[3,4,5]有相似之處，同時有兩個關鍵的改進：1)基礎設施支持復制路徑以全套限制路徑的 Fmax統計樣本運行，使路徑跟蹤得到改善，2)通過集成電源監視(PSMS)電壓讀數耦合路徑邊 緣評估，對來自內在電路速度的延遲電壓影響進行顯式消歧。核心動力是提供跨越各個運算進程、 電壓和溫度的內在硅速度能力的準確評估。AVFS可以讓每一部分進行自校準，以確定當前工作 頻率和條件下最合適的電壓。受益包括消除常見于傳統測試和分級流動中的電壓的不確定性和保 護帶，并可能減少/淘汰生產中昂貴的系統級測試。

為實現自校準，AVFS要依靠一組時序關鍵復制路徑。這里用到了核心門控，線控和宏(緩存陣列)關鍵路徑。AVFS采用了一種特殊的陰影浮點運算，可以對比本地副本路徑與其數據延遲版本的輸出。陰影浮點計算監視各路徑的延遲過渡，表明“相近差錯”的時序。關鍵路徑累加器(CPA)單步調試可編程的延遲元件，收集相近差錯信息。在操作過程中，CPA跨電壓-頻率-溫度(VFT)收集的相近差錯被發送到片上系統管理單元(SMU)。SMU對數據統計進行總結并創建出VFT表格，基本上是任何頻率-溫度組合特定部件的最優電壓。在正常運行時P狀態(P-state)的變化會參考VFT表格以確定最佳電壓。

強大的全芯片關鍵路徑變化采樣是取自CPA的10個分散的例子。每個CPA練習50條關鍵路徑，共計500條(300個門控、100個線控以及100個宏的復制路徑)。AVFS為路徑提取高斯分布統計并使用抽樣統計來推斷實際核心路徑的時序余量。對門控、線和宏分別處理來區分分布，為采樣的不確定性增加適當的防護帶。定時余量預測與實際時序余量顯示AVFS能力的建立需要在整個電壓范圍內的最小電壓的，實現高達30%的功率節省。

如上所述，系統可通過讓CPAs使用PSM指示電壓來針對本地電壓噪聲自動調整，通過修改關鍵路徑的時序裕度評估以補償電壓差(圖4.8.6)。AVFS系統可以由微碼或SMU觸發，對正常核心操作是透明的。全面實施的成本(占晶片尺寸的比例)低于核心面積的1%。

挖掘機通過比壓路機降低40%的功耗和23%的面積達到計劃目標。通過減少所有電壓(從最小電壓至最大電壓)的整體核心功耗降低功率，挖掘機以頻率在更高的功率范圍調節為代價來降低它的操作功率范圍。經過這種折衷的平衡，在面向移動平臺的12-35w的SoC設計中，Carrizo可以在單個/多線程任務和游戲等應用場景，在功耗受限時仍能獲得頻率提升。面積上的節省也有助于Carrizo中和成本，把節省的面積用于提高游戲和多媒體性能。