聯(lián)電和智原合作55納米超低功耗制程(55ULP)的PowerSlash基礎IP方案，針對無線物聯(lián)網(wǎng)產品的電池長期壽命需求提出適合的解決方案，雙方寄望這樣的合作可以為超低功耗積體電路設計平臺帶來新的基準。

聯(lián)電矽智財研發(fā)暨設計支援處的莫亞楠資深處長指出，物聯(lián)網(wǎng)芯片設計對節(jié)能解決方案有高度的需求，聯(lián)電提供的55納米技術平臺結合完整的矽智財方案，可以支援物聯(lián)網(wǎng)產品的不間斷低功耗要求，且借由智原在55ULP平臺的PowerSlash IP能更適合物聯(lián)網(wǎng)產品的應用。

智原的PowerSlash IP結合是針對低功耗設計系統(tǒng)、系統(tǒng)單芯片超低功耗控制元件與FIE3200 FPGA平臺，可以使用在低功耗積體電路的前端設計或后端開發(fā)階段；再者，聯(lián)電的55ULP技術能夠支援較低的操作電壓及sub-pA裝置漏電，為含有鈕扣電池的產品提供理想的的晶圓制程。

智原行銷暨投資副總于德洵表示，物聯(lián)網(wǎng)應用建構過程中，效能往往受制于低功耗技術，在透過聯(lián)電55納米超低功耗技術和智原PowerSlash IP的加速模式(Turbo Mode)功能，為物聯(lián)網(wǎng)應用環(huán)境帶來新的解決方案，可以兼顧效能和省電。

智原PowerSlash IP包含多重臨界電壓元件庫、存儲器編譯器和電源管理元件，能夠充分利用聯(lián)電55ULP的優(yōu)勢在0.81V～1.32V廣域電壓下運作；此外，新的加速模式功能可以有效調升性能曲線，幫助MCU核心于達到2倍效能，在相同額定時脈下減少約40%的動態(tài)功耗。