【寫在前面】
40多年來,摩爾定律一直是IT界的鐵律。
但隨著芯片技術的發展,摩爾定律所預言的發展軌跡似乎已逼近終點。
這意味著,固守傳統思路的芯片制造商將舉步維艱。
最近,美國團隊研制出的1納米晶體管對芯片商來說無異于“最后通牒”。
他們將如何自我救贖?
(以下內容來自外媒,由騰訊科技編譯。)
研制出1納米晶體管的研究員Ali Javey和Sujay Desai
最近,美國勞倫斯 伯克利國家實驗室(Lawrence Berkeley National Laboratory)的一個研究團隊—已經成功研制出柵極(晶體管內的電流由柵極控制)僅長1納米的晶體管,號稱是有史以來最小的晶體管。
這下很多人都不淡定了,媒體紛紛疾呼“摩爾定律沒戲唱了”。
眾所周知,多年來,計算機產業的發展始終遵循著摩爾定律。摩爾定律認為,半導體電路的晶體管的數量每18-24個月翻一倍。而晶體管的尺寸對計算機技術的提高來說非常重要。晶體管越小,單個芯片上可容納的晶體管數量就越多;芯片上的晶體管數量越多,處理器的速度越快、效率越高。同樣價格的電子產品性能,時隔18-24個月后就會翻倍。但是反過來看,一個IT公司如果今天和18個月前賣掉同樣多的、同樣的產品,它的營業額就要降一半。
這就是為什么,幾十年來芯片制造商一直都在與摩爾定律苦苦斗爭——不能做出更小的晶體管,生存就面臨威脅。但是現在,這一切可能都要改寫。
在長達40多年的時間里,摩爾定律始終是IT界的鐵律。然而進入21世紀以來,摩爾定律似乎出現了“放緩”的跡象。
隨著芯片技術的進一步發展,摩爾定律逐漸遇到物理法則的限制。業界普遍認為,7納米是硅晶體管的一道坎,一旦過了這個節點,就會遇到問題。因為一旦硅晶體管的柵極小于7納米,電子就可以在不同的晶體管之間流動,這種現象被稱為量子穿隧效應(Quantum Tunneling),它意味著晶體管可能會在原本應該是關閉的狀態下意外打開。
但即使是7納米以上的晶體管,也依然面臨從理論向實際跨越的難題。目前最先進的芯片制程工藝采用的是14納米晶體管,而采用10 納米晶體管的處理器——如英特爾的Cannonlake處理器——預計到2017年或2018才能推出。
IBM生產的7納米測試芯片
這里提供一些參考:一根頭發大約有10萬納米那么粗,一個血紅細胞的直徑為6000納米,就連一根DNA鏈也有2.5納米。
與此同時,對更高端的芯片的需求卻在一路飆升。今天,我們生產的數據量正在呈指數級增加,而像機器學習這樣的新興技術,正在對芯片的運算能力提出越來越高的要求。
勞倫斯 伯克利國家實驗室無疑是一個了不起的科研成果,因為這意味著,單個芯片上容納的晶體管數量仍然可以成倍增長,至少在理論上如此。
但是,這項研究還處于初期階段,目前僅僅是一個概念,要成為現實產品還有很長的路要走。以14納米晶體管而言,單個芯片上擁有的晶體管數量超過十億,而勞倫斯 伯克利實驗室的團隊還沒有找到可以大規模生產1納米晶體管及新型芯片的方法,即使找到了,其造價也是極其昂貴的。
當然,即使僅僅作為概念,該團對的研究成果仍然是重要的——它證明了我們可以利用新材料來生產尺寸更小的晶體管,以進一步提高計算機的功能和效率。
事實上,芯片業界已經接受了晶體管尺寸接近下限的現實,并已經為摩爾定律的終結做了準備。今年早些時候,美國半導體工業協會(Semiconductor Industry Association)——成員包括英特爾、AMD和Global Foundries——發表了一份報告。這份報告宣稱,到2021年,硅晶體管尺寸的縮小將不再是一件經濟可行的事情。取而代之的是,芯片將以另一種方式發生變化。
芯片專業化是目前比較靠譜的一種解決方案。傳統上,業界對所有芯片都是“一視同仁”,但現在這種觀念可能要落伍了。麻省理工學院斯隆管理學院的助理教授Neil Thompson說:“(比如)我們開的車就不盡相同,18輪大卡車、跑車、SUV,這些車設計出來都有專門的目的,現在芯片也開始有這樣的分工。”
圖形處理器(GPU)就是一個例子。GPU原本專為圖形渲染中執行復雜的數學和幾何計算而設計的,但現在工程師們發現,GPU也可以用于數據分析等其他領域。
芯片行業開始從超高速的、全能型芯片向更專業化的芯片轉變。為此,因特爾收購了視覺芯片創業公司Movidius。與此同時,Nvidia公司正在向全球銷售人工智能芯片。
英偉達CEO黃仁勛在臺北國際電腦展會上展示Tesla P100人工智能專用芯片
更高效的芯片也將有助于在降低能耗的基礎上提高計算速度。微軟和英特爾都在研究可再編程芯片(FPGA),以更高效地運行人工智能算法。日本軟銀最近收購了英國芯片開發商ARM,以獲得該公司先進得令人難以置信的低功耗芯片,該芯片將為正在崛起的物聯網硬件提供信息處理能力。
而那些專業化程度不高的處理器可能會改變構造,以提高信息處理能力。例如,芯片將越來越多地使用多層電路,以提高晶體管密度。