完全耗盡型絕緣層上覆矽 ( FDSOI )技術的支持者們，最近集結成了一個行動運算應用統一陣線，希望推動該技術成為英特爾 (Intel) FinFET制造方法的另一種可行替代選項。

包括ARM、IBM、Soitec、意法半導體(STMicroelectronics)、代工廠Globalfoundries ，以及研發機構如CEA-Leti等，都共同在稍早前的SEMICON West大會上，共同商討FDSOI技術的前景。他們強調，為了在日益升高的設計復雜度和成本等挑戰壓力下，再推動新的行動技術發展，業界將需要“協同創新”。“我們比以往任何時刻都更需要同心協力，”IBM半導體研發中心副總裁Gary Patton說。

Patton接著表示，晶片制造商將成為SOI產業聯盟的核心，基本上，這個聯盟的成員集結起來，就像是一個“虛擬IDM”，或是積體電路制造商。

要推動這種新晶片技術獲得成果，半導體供應鏈中的每一個部份都應該出一份力，Globalfoundries設計方案副總裁Subramani Kengeri說。該公司上個月才宣布與ST展開基于FDSOI技術的28nm和20nm元件合作。

ST技術研究和開發部門副總裁Phillippe Magarshack 認為，要同時提高行動設備性能并降低功耗，正不斷帶來壓力。“合作是最高原則。任何公司都不能僅獨善其身了。”

ST的手機晶片合資企業ST-Ericsson在今年稍早宣布，將在下一代NovaThor 行動應用處理器中采用平面FDSIO 技術。

Magarshack表示，ST下個月就將推出首款采用平面FDSOI技術的28nm晶片，并預計今年底開始出樣。

這種低功耗方法的支持者表示，能將智慧手機和平板電腦的電池壽命延長多達30%。法國晶片研發機構CEA-Leti 握有FDSOI技術關鍵專利，該機構也聲稱能提高最多20%的行動設備速度，相當于能為一款行動設備提供額外的4小時網路瀏覽時間。

制造和供應鏈是關鍵

Leti 和IBM 的研究人員以及SOI晶圓供應商Soitec 正共同開發FDSOI 技術。而與ST-Ericsson的合作則將為該技術提供一個可微縮到20nm及以下制程的開發平臺。

Leti的研究人員表示可在22nm節點達到更小的閘極長度，并因而減少了寄生效能。這將大幅提升性能，再加上使用種為背閘偏置(back-gate biasing)的技術，還可降低功耗，讓制造商在行動市場中為其產品提供“顯著的差異化”，ST的Magarshack說。

他進一步表示，ST正與Globalfoundries合作推動“FDSOI生態系統”。ARM公司的Ron Moore也指出 ，下一步將再把該制程的低功耗優勢擴展到伺服器和其他的行動基礎設施領域。

Moore指出，目前的行動基礎設施大約是用一臺伺服器來支援600部智慧手機的使用。未來幾年內，隨著可預見的智慧手機爆炸性成長趨勢，預計也將需要更多伺服器來支援，屆時，這些設備都會更需要低功耗特性和提升性能。

合作伙伴承認，他們與英特爾在下一代行動晶片領域的主要競爭，最終都將回歸到所能展示的FDSOI技術制造能力，以及能否為行動市場的設備制造商降低風險。FDSOI的支持者表示，英特爾的FinFET在該公司推出14nm節點前都不會進入量 產，而他們則已經在28nm節點生產，并準備前進到20nm。

SOI產業聯盟執行總監Horacio Mendez堅稱“供應鏈就快要成形，”他并表示在六至九個月內就可提升到滿載生產。“我們不需要擔心FDSOI供應鏈。”