雖然晚于預期發布時間，但外圍組件互連特別興趣組（PCI-SIG）終于發布了PCIe 4.0規范，該規范旨在描述在個人計算機與服務器中通過PCI Express I/O總線連接設備的具體技術要求。

行業聯盟主席兼總裁Al Yanes在其博客中表示：“PCIe 4.0規范的交付對于我們的規范庫而言是一項重要補充，因為該規范能夠提供高性能的數據傳輸速率，每秒可達16 GT與靈活的通道寬度配置，并且能夠繼續滿足業界有關低功耗的要求。”

首次于2011年公布的版本4.0將PCIe 3.0（推出于2010年）的可用數據傳輸速率提高了一倍。而其中改進的部分具體包括通道容限（允許產品工程師評估給定系統中可用的電子容限），減少延遲，RAS功能（可靠性、可用性、可服務型）以及更強大的I/O虛擬化與平臺集成。

PCI 4.0與PCI 3.0之間七年的間隔時間催生了其他的數據傳輸計劃。其中的代表即是CCIX（全稱為Cache Coherent Interconnect for Accelerators），其他成員還有AMD、ARM、博通、IBM、美光、高通、紅帽、德州食品與賽靈思等 。

該服務器規范聯盟在今年8月宣布其能夠以25 Gbps的速率傳輸數據，比PCIe 3.0快三倍，該傳輸速率也高于目前新推出的標準——PCIe 4.0。

互連

另一互連組OpenCAPI聲稱也能實現同樣的傳輸速率水平。

PCI-SIG或許能夠通過加速其交付時間以避免被其他成員超越。據悉，于今年6月公布的PCIe 5.0能夠達到每秒32 GT的傳輸速率，并計劃將在未來兩年內完成交付，即2019年第二季度。

再次加倍的PCI Express數據傳輸速率將可能惠及各種現代工作負載，具體包括機器學習、游戲與圖像處理——其中大量數據需要通過I/O通道傳輸。

Yanes在答復記者采訪的郵件里解釋稱：“由于我們改進了該規范的開發過程，以盡量減少審查周期從而減少延遲，而這也正是PCI-SIG能夠提高版本5.0傳輸速率的原因。”

Yanes同時表示，整個執行流程當中的一大改變，在于對早期規范版本中的審查流程作出改變。

另外，Yanes解釋道：“此外，歸功于經過改良的芯片設計流程、關鍵功能的增強與在PCIe 4.0中提出的面向未來的架構設計，PCIe 5.0規范的架構已經完成。然而也正是因為如此，我們才能夠實現加速成效。”

Yanes提及了幾項在版本3.0與4.0開發過程中所面臨的挑戰，包括協議改進、通道容限與每秒16 GT支持技術。

然而，Yanes表示版本5.0的改變將主要集中于提升數據傳輸速度。“PCIe協議通過擴展標簽與信用額度現已能夠支持更快的速度，而如今業界的運行頻率也已達到了28 GHz / 56 GHz。所以我們將利用目前行業中的現有技術，并將會考慮采用新材料（Megtron 6）與新型連接器以完成PCIe 5.0。”

IBM公司的POWER9處理器預計將于今年推出，據稱其將會是第一款采用PCIe 4.0的處理器。英特爾方面于上個月展示了其即將推出的10納米Falcon Mesa FPGA，而該產品也將具備PCIe 4.0接口。

盡管關于PCIe 4.0有更多信息指待跟進，但由于PCIe 5.0即將面世，所以估計企業與PCI-SIG之間不會就PCIe 4.0而建立長期合作關系。